VOLTAGE BUFFER FIG 11.14 DAN 11.15
1.
Pendahuluan (kembali)
Dalam sistem elektronik modern,
sinyal sering kali harus melewati beberapa tahap pemrosesan, misalnya dari
sensor ke penguat, kemudian ke sistem akuisisi data atau mikrokontroler. Namun,
tidak semua sumber sinyal memiliki kemampuan untuk langsung menggerakkan beban.
Salah satu permasalahan yang sering muncul adalah loading effect, yaitu
penurunan tegangan sinyal ketika dihubungkan langsung ke rangkaian beban yang
memiliki impedansi rendah.
Masalah ini muncul karena terjadi
pembagian tegangan antara sumber dan beban, terutama jika sumber memiliki
impedansi output yang tinggi. Untuk mengatasi hal tersebut, digunakanlah
rangkaian voltage buffer atau penyangga tegangan, yang mampu memisahkan antar
tahap rangkaian agar tidak saling mempengaruhi secara elektrik.
Voltage buffer adalah rangkaian
yang bertujuan untuk menyalurkan sinyal dari satu titik ke titik lain tanpa
perubahan tegangan, namun dengan kemampuan arus yang lebih besar. Ciri utama
voltage buffer adalah impedansi input yang sangat tinggi dan impedansi output
yang sangat rendah. Dengan karakteristik ini, voltage buffer tidak menarik arus
yang signifikan dari sumber dan dapat memberi arus cukup besar ke beban,
sehingga sangat cocok digunakan sebagai isolator antar tahapan rangkaian
elektronik.
Salah satu implementasi paling umum
dari voltage buffer adalah menggunakan op-amp (operational amplifier) dalam
konfigurasi voltage follower (non-inverting unity gain). Dalam konfigurasi ini,
sinyal input diberikan ke terminal non-inverting op-amp (+), dan output-nya
diumpan balik ke terminal inverting (-). Hasilnya adalah output yang mengikuti
input secara langsung tanpa adanya penguatan tegangan (gain = 1), tetapi tetap
mampu mengalirkan arus ke beban.
2.
Tujuan (kembali)
1) Mengetahui dan memahami fungsi
voltage buffer dalam rangkaian elektronik.
2) Menganalisis karakteristik tegangan
input dan output pada rangkaian voltage buffer.
3) Mengetahui bagaimana voltage buffer
mencegah terjadinya penurunan tegangan akibat beban.
3. Alat dan Bahan (kembali)
A) ALAT
1) Multimeter
Alat ukur untuk mengukur besar Tegangan dalam satuan Volt |
Alat ukur untuk mengukur besar Arus dalam satuan Ampere |
4.
Dasar Teori (kembali)
Voltage
buffer, atau disebut juga penyangga tegangan, adalah suatu rangkaian elektronik
yang berfungsi untuk menyalurkan tegangan dari satu titik ke titik lain tanpa
mengubah besarannya secara signifikan, meskipun beban terhubung di ujung
output. Tujuan utama dari voltage buffer adalah untuk mengisolasi tahap input
dan output dalam suatu sistem elektronik, sehingga sinyal tidak mengalami
degradasi akibat perbedaan impedansi antar rangkaian.
Karakteristik
Utama Voltage Buffer
·
Penguatan
Tegangan (Gain) = 1
Voltage buffer tidak memperkuat sinyal, tetapi menyalin tegangan input ke
output dengan nilai yang hampir sama.
·
Impedansi
Input Tinggi
Rangkaian ini tidak membebani sumber sinyal karena hanya mengalirkan arus yang
sangat kecil dari input.
·
Impedansi
Output Rendah
Dengan impedansi rendah di sisi output, voltage buffer mampu memberikan arus
yang cukup untuk menggerakkan beban tanpa menyebabkan penurunan tegangan yang
signifikan.
5.
Prinsip Kerja [kembali]
Voltage
buffer bekerja dengan prinsip umpan balik negatif penuh menggunakan operational
amplifier (op-amp) dalam konfigurasi non-inverting unity gain (penguatan satu).
Konfigurasi ini memungkinkan tegangan output mengikuti tegangan input secara
langsung, dengan kemampuan menyalurkan arus lebih besar ke beban tanpa mengubah
besar tegangan.
Rangkaian
Dasar
Pada
konfigurasi voltage buffer:
· Input sinyal (Vin) diberikan ke
input non-inverting (pin +) dari op-amp.
· Output op-amp dihubungkan langsung
ke input inverting (pin –).
· Tegangan suplai diberikan ke op-amp
(misalnya +15V dan –15V).
· Output diambil dari pin output
op-amp.
Gambar
11.13 menunjukkan op-amp yang terhubung untuk menyediakan operasi penguat
buffer ini
Gambar 11.14 menunjukkan bagaimana sinyal input dapat disediakan untuk dua output terpisah. Itu keuntungan dari koneksi ini adalah bahwa beban yang terhubung di satu output tidak memiliki (atau sedikit) berpengaruh pada output lainnya. Akibatnya, output buffered atau diisolasi dari satu sama lain.
7.
Soal Latihan [kembali]
Example
Tunjukkan koneksi 741 sebagai rangkaian unity-gain.
Jawaban:
Problem
Sebuah
penguat op-amp non inverting dengan penguatan 10 kali, jika sumber tegangan 15
volt dan Vin= 2 V, maka menghasilkan tegangan output sebesar?
Jawaban:
VOUT = A X VIN
= 10 X 2
= 20 V
8.
Percobaan [kembali]
LANGKAH-LANGKAH DI PROTEUS
1) Buka Proteus
Jalankan aplikasi Proteus 8
Professional (atau versi lainnya).
Klik New Project → beri nama → klik
Next terus hingga Finish.
2) Menambahkan Komponen
Klik tombol “P” (di sisi kiri atas,
untuk membuka Library).
Cari dan tambahkan komponen
berikut:
§
DC
Voltage (sumber tegangan)
§
OPAMP
(gunakan op-amp standar atau LM741)
§
DC
µA Meter (untuk melihat arus)
§
Ground
§
Terminal
(untuk label input/output)
3) Letakkan Komponen di Workspace
Klik
dan tarik komponen satu per satu ke area kerja.
Letakkan:
·
Sumber
tegangan (V3)
·
Dua
buah op-amp (U2 dan U4)
·
Satu
buah microampermeter
·
Satu
ground
·
Terminal
input/output sesuai gambar
4) Hubungkan Komponen
Gunakan
tool "Wire" untuk menyambung:
· Positif dari V3 ke input
non-inverting (+) dari U2 dan U4.
· Output dari U2 ke microampermeter.
· Output dari U4 ke terminal output
(U4(OP)).
· Semua ground ke titik referensi
bersama.
· Tambahkan terminal label:
·
V3(+)
di kabel dari V3
·
(-)
di setelah ampermeter
·
U4(OP)
di output op-amp U4
5) Atur Nilai Komponen
Klik
dua kali DC Voltage, ubah ke 3V.
Pastikan
polaritas op-amp benar: input + dan – sesuai arah.
Cek
ampermeter menunjukkan satuan µA.
6) Jalankan Simulasi
Klik
tombol Play (▶) di
toolbar atas.
Lihat
hasil simulasi:
·
Apakah
microampermeter menunjukkan arus.
·
Apakah
output dari U4 muncul di terminal U4(OP).
Rangkaian 11.14
Rangkaian 11.15
9. Download File [kembali]
Rangkaian
11.14 (Disini)
Rangkaian
11.15 (Disini)
Download Datasheet
voltmeter [download]
amperemeter [download]
LM741 [download]
Komentar
Posting Komentar