TUGAS PENDAHULUAN M2 FLIP-FLOP

TUGAS PENDAHULUAN




MODUL 1

GERBANG LOGIKA

1. Penjelasan Kondisi  [Kembali]

Pada percobaan ini, rangkaian D Flip-Flop menggunakan IC 7474 dan J-K Flip-Flop menggunakan IC 74LS112 diberikan kondisi input B0 = 1 dan B1 = 0. Berdasarkan konfigurasi rangkaian pada modul, B1 terhubung dengan input Preset (PRE), sedangkan B0 terhubung dengan input Clear (CLR) pada kedua flip-flop.

Input Preset dan Clear pada kedua IC bersifat aktif LOW. Oleh karena itu, ketika B1 = 0, input Preset berada dalam kondisi aktif, sedangkan B0 = 1 menyebabkan input Clear berada dalam kondisi tidak aktif. Kondisi ini mengakibatkan kedua flip-flop mengalami proses SET secara asinkron.

Sementara itu, B2, B3, B4, B5, dan B6 ditetapkan sebagai Don't Care karena masukan tersebut tidak menentukan keluaran selama Preset masih aktif.

2. Prinsip Kerja Kondisi  [Kembali]

Ketika B1 = 0, sinyal Preset aktif dan secara langsung memaksa keluaran Q menjadi logika 1. Sebaliknya, keluaran komplemennya Q̅ menjadi logika 0. Karena B0 = 1, input Clear tidak aktif sehingga tidak terjadi proses RESET.

Pada D Flip-Flop (IC 7474), kondisi Preset aktif menyebabkan keluaran Q = 1 dan Q̅ = 0 tanpa dipengaruhi oleh input D (B5) maupun Clock (B6).

Pada J-K Flip-Flop (IC 74LS112), kondisi Preset aktif juga menyebabkan keluaran Q = 1 dan Q̅ = 0 tanpa dipengaruhi oleh input J (B2), K (B4), maupun Clock (B3).

Dengan demikian, pada kondisi percobaan ini, kedua flip-flop menghasilkan keluaran yang sama karena input Preset memiliki kendali asinkron terhadap keluaran.

3. Rangkaian Kondisi  [Kembali]

Ketika B1 = 0, sinyal Preset aktif dan secara langsung memaksa keluaran Q menjadi logika 1. Sebaliknya, keluaran komplemennya Q̅ menjadi logika 0. Karena B0 = 1, input Clear tidak aktif sehingga tidak terjadi proses RESET.

Pada D Flip-Flop (IC 7474), kondisi Preset aktif menyebabkan keluaran Q = 1 dan Q̅ = 0 tanpa dipengaruhi oleh input D (B5) maupun Clock (B6).

Pada J-K Flip-Flop (IC 74LS112), kondisi Preset aktif juga menyebabkan keluaran Q = 1 dan Q̅ = 0 tanpa dipengaruhi oleh input J (B2), K (B4), maupun Clock (B3).

Dengan demikian, pada kondisi percobaan ini, kedua flip-flop menghasilkan keluaran yang sama karena input Preset memiliki kendali asinkron terhadap keluaran.

4. Video Penjelasan Kondisi  [Kembali]


5. Download File ( softfile TP dan Rangakaian)  [Kembali]

Komentar

Posting Komentar

Postingan populer dari blog ini

PHASE-LOCKED LOOP FIG 13.27 DAN 13.28

Gambar
[ menuju akhir ] [KEMBALI KE MENU SEBELUMNYA] DAFTAR ISI 1. Pendahuluan 2. Tujuan 3. Alat dan bahan 4. Dasar Teori 5. Prinsip Kerja 6. Problem 7. Soal Latihan 8. Percobaan 9. Download File 1. Pendahuluan ( kembali ) Dalam dunia teknik elektro, khususnya dalam bidang elektronika dan telekomunikasi, kestabilan frekuensi dan sinkronisasi sinyal sangat penting untuk menjamin kinerja sistem yang andal. Salah satu rangkaian penting yang mampu memenuhi kebutuhan ini adalah Phase Locked Loop (PLL). Phase Locked Loop adalah sebuah sistem kontrol umpan balik yang bertujuan untuk menyamakan frekuensi dan fase antara sinyal keluaran dengan sinyal masukan. Rangkaian PLL banyak digunakan dalam perangkat elektronik modern seperti radio FM, sistem komunikasi digital, modem, frekuensi sintetis (frequency synthesizer), serta sinkronisasi jam (clock synchronization) dalam sistem mikroprosesor. Secara umum, PLL terdiri dari tiga blok utama, yaitu phase detector, low pass filter, da...
Baca selengkapnya

LPF -20 dB

Gambar
[Menuju Akhir] [KEMBALI KE MENU SEBELUMNYA] DAFTAR ISI    a) Jurnal    b) Hardware dan Prosedur    c) Rangkaian Simulasi dan Prinsip Kerja    d) Analisa    e) Video percobaan    f) Download File      a) Jurnal [kembali]      b) Hardware dan Prosedur  [kembali] a. Hardware Electronic Base Station Electronic Module Kit Filter 1, filter 2 dan Mutual Inductance Multimeter Kabel Jumper b. Prosedur 1.      Carilah   rangkaian   LPF   -20dB   di   dalam module   RS-A04   Operational   Amplifier  2 2.      Hubungkan   catu daya   modul RS-A04   Opertational Amplifier  2. 3.      Hubungkan   function   generator   ke   modul RS-A04   Opertational   Amplifier   2. 4.      Hubungkan   probe ...
Baca selengkapnya

HPF 40 dB

Gambar
[Menuju Akhir] [KEMBALI KE MENU SEBELUMNYA] DAFTAR ISI    a) Jurnal    b) Hardware dan Prosedur    c) Rangkaian Simulasi dan Prinsip Kerja    d) Analisa    e) Video percobaan    f) Download File      a) Jurnal [kembali]      b) Hardware dan Prosedur  [kembali] a.Hardware Electronic Base Station Electronic Module Kit Filter 1, filter 2 dan Mutual Inductance Multimeter Kabel Jumper b. Prosedur Carilah rangkaian HPF 20dB di dalam module RS-A04 Operational Amplifier 2 Hubungkan catu daya modul RS-A04 Operational Amplifier 2. Hubungkan function generator ke modul RS-A04 Operational Amplifier 2. Hubungkan probe pertama osiloskop ke V1 dan probe kedua pada Vo. Atur frekuensi sesuai dengan jurnal 200Hz-1kHz. Perhatikan gambar sinyal pada osiloskop. Ukur tegangan input dan output menggunakan multimeter. Catat hasil praktikum ke jurnal yang telah disediakan.     ...
Baca selengkapnya